Die digitale Signalverarbeitung (DSP) ist eine Schlüsseltechnologie zur Abschwächung von Übertragungsstörungen und zur Maximierung der Kanalkapazität in Kommunikationssystemen. Die Echtzeit-Implementierung von DSP-Algorithmen ermöglicht einen schnellen und praktischen Nachweis des Konzepts unter realistischen Bedingungen. Die einsatzbereiten IP-Cores des Fraunhofer HHI unterstützen Sie bei der Entwicklung von Hochgeschwindigkeits-Kommunikationssystemen. Alle IP Cores sind vollständig an Ihre Anwendung anpassbar.
Die IP Cores werden regelmäßig in der kundenspezifischen Prototypenentwicklung des HHI eingesetzt. Ihre Leistung wurde für verschiedene moderne FPGAs in mehreren Anwendungen getestet und verifiziert.
Nachstehend finden Sie unsere IP-Cores, die Sie erwerben können. Bitte kontaktieren Sie uns für detaillierte Datenblätter, Dokumentation, Anpassungsoptionen und Preise. Wenn Sie einen anderen IP-Core benötigen, zögern Sie nicht, uns zu kontaktieren.
Schnelle Fouriertransformation
Kurzbeschreibung
Der Fast Fourier Transform (FFT) IP Core des Fraunhofer Heinrich-Hertz-Instituts ist eine anpassbare parallele FFT-Implementierung. Der Core wurde speziell entwickelt, um einen sehr hohen Durchsatz zu erreichen und gleichzeitig so viele Ressourcen wie möglich zu sparen. Der Core ist hochgradig konfigurierbar in Bezug auf Auflösung (Bitbreite), Parallelisierung und FFT-Größe.
Merkmale
- Plattform-unabhängig
- Geringer Ressourcenverbrauch
- Konfigurierbarer Grad der Parallelisierung
- Konfigurierbare FFT-Größe
- Konfigurierbare Datengenauigkeit (und Twiddle-Faktor)
- Dynamischer Wechsel zwischen FFT- und IFFT-Betrieb
- Kontinuierliche Datenverarbeitung (keine Leerlaufzeit)Platform-independent
Beispielhafte Konfiguration
- 1024-Punkt-FFT
- 64 komplexe Eingänge
- 9-Bit-Eingangsbreite
- 19-Bit Ausgangsbreite
- 11-Bit Breite des Twiddle-Faktors
10G-Ethernet-MAC mit niedriger Latenzzeit
Kurzbeschreibung
Der 10G Ethernet MAC IP Core des Fraunhofer Heinrich-Hertz-Instituts ist ein Ethernet Media Access Controller (MAC) mit geringer Latenzzeit. Er ist nach der Spezifikation IEEE802.3-2008 konzipiert. Der Core wurde speziell entwickelt, um eine möglichst geringe Latenzzeit zu haben und gleichzeitig so viele Ressourcen wie möglich zu sparen. Dies macht ihn ideal für Anwendungen mit niedriger Latenz, wie z.B. den Hochfrequenzhandel.
Merkmale
- Plattformunabhängiger Kern
- Geringe Latenz, 19,2ns@64-Bit@156.25MHz
- Unterstützung des AXI4-Stream-Protokolls auf der Client-Sende- und Empfangsschnittstelle
- Geringer Ressourcenverbrauch
- Deficit Idle Count Mechanismus zur Gewährleistung der vollen Datenrate
- Auffüllen von kurzen Rahmen (<64 Byte)
- Unterstützung für VLAN-getaggte Frames
- Unterstützung des Promiscuous Mode
- Erzeugung und Überprüfung von CRC-32 bei voller Leitungsrate
- Wahlweise benutzerdefinierte maximale Rahmenlänge von bis zu 64 KB oder vollständige Deaktivierung der Rahmenlängenprüfung
- Individuelle Anpassung durch Konfigurationsvektor zum Tausch von Ressourcen gegen FunktionalitätPlatform independent core
Vorwärtsgerichtete Taktrückgewinnung
Kurzbeschreibung
Die Feedforward-Taktrückgewinnung führt die Taktphasen- und Taktfrequenzrückgewinnung für impulsförmige Signale durch (z. B. Wurzel-Cosinus-Impulsform mit Roll-off-Faktor 0,5). Die Architektur ist vollständig vorwärtsgerichtet und verwendet einen Lee-Taktfehlerschätzer, der eine Sample-Drop-Einheit und Interpolatoren steuert.
Merkmale
- Digitales Taktrückgewinnungsschema
- Feed-Forward-Architektur
- kein Rückkopplungspfad zum ADC erforderlich
- basierend auf Sample Dropping und InterpolationDigital clock recovery scheme
Feed-Forward-Trägerphasenrückgewinnung
Kurzbeschreibung
Der Feedforward Carrier Phase Recovery IP-Core führt die Trägerphasenrückgewinnung für mPSK-Signale durch. Er basiert auf dem Viterbi & Viterbi mth power Algorithmus und ist in einer skalierbaren blockweisen Parallelverarbeitungsarchitektur implementiert. Optional kann nach der Trägerphasenrückgewinnung eine differentielle Dekodierung durchgeführt werden.
Merkmale
- Viterbi & Viterbi mth power Algorithmus
- Geeignet für M-PSK
- Skalierbare blockweise, parallele Verarbeitungsarchitektur
- Inklusive differenzieller DekodierungViterbi & Viterbi mth power algorithm
Kanal-Demultiplexer
Kurzbeschreibung
Der Weighted Overlap Add (WOLA) Channelizer führt effizient Kanaltrennung, angepasste Filterung, Abwärtskonvertierung in das Basisband und Dezimierung durch. Bei reellwertigen Eingangssignalen erzeugt der IP-Core komplexwertige Ausgangssignale.
Merkmale
- gewichteter Überlappungsaddierer (WOLA) Kanalisierer
- Gleichzeitige Frequenzbandtrennung, angepasste Filterung, Abwärtskonvertierung in das Basisband und Dezimierung.
Multi-Format-Mapper
Kurzbeschreibung
Der Multiformat-Mapper bildet die binären Eingangsdaten in komplexe Symbole unter Verwendung des angegebenen Modulationsformats ab. Der Mapper unterstützt die Formate M-ary phase-shift keying (M-PSK), M-ary quadrature amplitude modulation (M-QAM) und M-ary pulse amplitude modulation (M-PAM).
Merkmale
- Unterstützt mehrere Modulationsformate (M-PSK, M-QAM, M-PAM)
- Benutzerdefinierte Konstellationen
- Benutzerdefiniertes AusgabeformatSupports multiple modulation formats (M-PSK, M-QAM, M-PAM)
OFDM-Sender
Kurzbeschreibung
Der Hochgeschwindigkeits-OFDM-Sender ist ein IP-Core, der die erforderliche digitale Signalverarbeitung durchführt, um flexible OFDM-Signale mit Bruttodatenraten von bis zu 64 Gb/s zu erzeugen. Der IP-Core ist optimal für die Implementierung in einem einzigen FPGA-Chip ausgelegt, der zwei Hochgeschwindigkeits-Digital-Analog-Wandler (DAC) anschließen kann. Das generierte OFDM-Signal besteht aus zwei unabhängigen Ausgängen für den In-Phase- (I) und den Quadratur-Pfad (Q) mit einer Auflösung von 5 Bit, die mit bis zu 16 GS/s abgetastet werden können. Die Steuerschnittstelle zur Synchronisierung der DACs ist eine integrierte OFDM-Funktion.
Merkmale
- Bruttodatenrate von bis zu 64 Gb/s
- Bis zu 1024 Unterträger (1024 Punkte IFFT)
- Interne Zufallsdatengenerierung
- Frei programmierbare Bit-Lademaske
- Frei programmierbare Trainingssequenz
- Periodische Trainingssequenz-Einblendung
- Frei programmierbare Leistungskoeffizienten für Leistungsladung
- Einfügung eines zyklischen Präfixes
- 2x8 GHz Ausgangssignal-Basisbandbreite
- Schnittstelle für zwei Hochgeschwindigkeits-Digital-Analog-Wandler (DAC)Up to 64 Gb/s gross data rate
Adaptiver Entzerrer im Zeitbereich
Kurzbeschreibung
Der adaptive 2x2-MIMO-Zeitbereichsentzerrer arbeitet mit komplexen Eingangs-/Ausgangswerten und kann zum Polarisationsdemultiplexen in kohärenten mPSK-Empfängern verwendet werden. Der Filter wird periodisch mit Hilfe des Konstantmodulalgorithmus (CMA) aktualisiert. Für die Signalerfassung kann eine eingeschränkte Aktualisierung auf der Grundlage des Kriteriums der unitären Matrix verwendet werden.
Merkmale
- Polarisationsdemultiplexing für kohärente QPSK- und mPSK-Empfänger
- 2x2 MIMO-Betrieb
- FIR-Filterabgriffsaktualisierung durch konstanten Modulus-Algorithmus (CMA)
- Eingeschränkter Aktualisierungsmodus für stabile Erfassung
- Unbeschränkter Aktualisierungsmodus für TrackingPolarization demultiplexing for coherent QPSK and mPSK receivers
Datengestützter Einträger-Entzerrer
Kurzbeschreibung
Der datengestützte Einzelträger-Entzerrer ist ein IP-Core, der die erforderliche digitale Signalverarbeitung für die Trägerfrequenzrückgewinnung und die 2x2-Multiple-in-Multiple-out (MIMO)-Entzerrung von Dualpolarisationssignalen mit beliebigem Modulationsformat in einem kohärenten Empfänger durchführt. Es wird erwartet, dass ein vordefinierter, periodisch eingefügter Header im empfangenen Signal gefunden wird, der für die Frequenzversatzschätzung (FOE) und die Kanalschätzung verwendet wird.
Merkmale
- Schnelle und stabile Kanalschätzung auf der Grundlage von Pilotsymbolen
- Anwendbar für Burst-Mode-Übertragung
- Rahmen-Synchronisation
- Rückgewinnung der Trägerfrequenz
- Entzerrung im Frequenzbereich
- Beliebiges Nutzdaten-ModulationsformatFast and stable channel estimation based on pilot symbols